

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-237887

(43)Date of publication of application: 09.09.1997

(51)Int.CI.

H01L 27/148 H01L 29/762 H01L 21/339 H01L 29/78 HO4N 5/335

(21)Application number: 09-037618

(22)Date of filing:

21.02.1997

(71)Applicant: HITACHI LTD

(72)Inventor: OZAKI TOSHIBUMI

MASUHARA TOSHIAKI **AKIMOTO HAJIME** 


ONO HIDEYUKI TANAKA HARUHIKO **TOKUMASU KAZUYA** 

## (54) SEMICONDUCTOR DEVICE

### (57)Abstract:

PROBLEM TO BE SOLVED: To improve this signal to noise ratio of the output circuit of a charge transfer element by connecting a coupling capacitor to the output of a source follower, connecting an inverting amplifier to the other end of the capacitor, and providing a bias means at the input of the amplifier.

SOLUTION: The next stage source follower having transistors 4, 5 performs the role of a level shift for raising the low voltage level of an initial stage source follower up to the suitable voltage level in the operation of a final stage source follower. Simultaneously, it serves as a buffer for driving the final stage source follower having a large input capacity. A drain electric field is weakened by a buffer transistor 71 having a second gate electrode connected with a channel through a depletion layer to a gate electrode provided at the drain side of a final driver transistor 72 for driving the peripheral devices of an element. And, short-channeling of the transistor 72 can be performed.



LEGAL STATUS

[Date of request for examination]

21.02.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

2986752

[Date of registration]

01.10.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

0007/-0/-E

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-237887

(43)公開日 平成9年(1997)9月9日

(51) Int.Cl. 6		識別記号 庁内整理番号		FΙ			技術表示箇所			
H01L	27/148			H0	1 L	27/14		В		
	29/762			Н0	4 N	5/335		E		
	21/339							F		
	29/78			H0	1 L	29/76		301C		
H04N	5/335					29/78		301X		
			審查請求	有	請求	項の数3	OL	(全 11 頁)	最終頁に続く	
(21)出願番号 (62)分割の表示		特願平9-37618 特顧平2-41078の分割		(71)出願人 000005108 株式会社日立製作所						
(22) 出顧日		平成2年(1990)2月23日		(=0)				区神田駿河台	四丁目6番地	
				(72)	発明者					
									<b>茲ケ窪一丁目280番地</b>	
				(72)発明者 増原 :			社日立製作所中央研究所内 郵明			
				,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			で197 8国分寺市東恋ケ寝一丁目280番地			
								生日立製作所中央研究所内		
				(72) 発明者 秋元				#1F//! \ \#I	7W/173	
				(12)	76-37-6		東京都国分寺市東恋ケ第一丁目280番地 株式会社日立製作所中央研究所内			
				(74)	代理人	,,,,		純之助		
				• •					最終頁に続く	


## (54) 【発明の名称】 半導体装置

## (57)【要約】

【課題】CCD型固体撮像素子の出力回路の信号対雑音 比を向上する。

【解決手段】同一半導体基板上に、CCD型固体撮像素子153と、該CCD型固体撮像素子から信号電荷を順次転送される浮遊検出ノード115と、該浮遊検出ノードを各信号の転送周期毎にリセットするリセットトランジスタ6と、該浮遊検出ノードに接続された出力回路(1~3および91~97の部分)と、を設けた半導体装置において、上記出力回路が、浮遊検出ノード115に入力の接続されたソースフォロワ回路(1~3)と、該ソースフォロワ回路の出力に一端が接続された結合容量(97)と、該結合容量の他端に入力が接続されたインバータ(91~92)と、該インバータの入力に接続されたオートバイアストランジスタ(96)と、を備えた半導体装置。

## (図8)



71---終段ソ-スプロワーバッファトランジスタ 72---終段ソ-スプロワードライバトランジスタ 73---終段ソ-スプロワー負荷トランジスタ

#### 【特許請求の範囲】

【請求項1】同一半導体基板上に、電荷移送素子と、該 電荷移送素子から信号電荷を順次転送される浮遊検出ノ ードと、該浮遊検出ノードを各信号の転送周期毎にリセ ットするリセット手段と、該浮遊検出ノードに接続され た出力回路と、を設けた半導体装置において、

上記出力回路が、上記浮遊検出ノードに入力の接続され たソースフォロワ回路と、該ソースフォロワ回路の出力 に一端が接続された結合容量と、該結合容量の他端に入 力が接続された反転増幅回路と、該反転増幅回路の入力 10 の電圧と等しくなっている。 に接続されたバイアス設定手段と、を備えたことを特徴 とする半導体装置。

【請求項2】上記バイアス設定手段が上記反転増幅回路 の入力と出力間に接続されたスイッチング素子であると とを特徴とする請求項1に記載の半導体装置。

【請求項3】上記バイアス設定手段は、信号電荷の転送 周期毎に信号電荷が浮遊検出ノードに転送される直前に 上記反転増幅回路の入力のバイアス電圧設定を行なうと とを特徴とする請求項1に記載の半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はアナログ信号を伝達 増幅するための集積回路、特にCCD型固体撮像素子に おける信号出力回路、および該回路に好適なMOSトラ ンジスタの改良に関する。

#### [0002]

【従来の技術】従来、家庭用ビデオカメラ等に用いられ る固体撮像素子には、CCD型固体撮像素子が広く用い られている。この種のCCD型固体撮像素子について は、「アイ・エス・エス・シー・シー ダイジェスト オブ テクニカル ペーパーズ第96頁から第97頁 (1985) (ISSCC DIGEST OF TECHNICAL PAPERS, p p.96-97, 1985) 並びに、「テレビジョン学会全国大会 予稿集3-11, 第57頁~第58頁;1983年7 月」において論じられている。上記文献に記載されてい るCCD型固体撮像素子は図15に示すインターライン 型と呼ばれる素子構成をもち、その出力回路は図16に 示す2段のソースフォロワー回路よりなり、出力回路を 構成するトランジスタは図17に示す断面構造を持つ。 【0003】図15において、151は光電変換を行う ホトダイオード、152、153はホトダイオードで光 電変換された信号電荷を転送するための垂直CCD及び 水平CCD、154は信号電荷を検知出力するための出 力回路である。ホトダイオード151で光電変換された 信号電荷は、一括して垂直CCD152に送られ、つい で一行ずつ水平CCD153に転送され、その後水平C CD153内を順次転送され、出力回路154で電圧に 変換され、素子外部に出力される。

【0004】図16において、110、111はそれぞ

タ、負荷トランジスタ、112、113はそれぞれ次段 ソースフォロワーを構成するドライバトランジスタ、負 荷トランジスタ、114は水平CCD153から信号電 荷の送られてくる浮遊拡散層115を水平CCDの転送 周期ごとにリセットするためのリセットトランジスタで ある。また、VRD、ΦRはそれぞれ、浮遊拡散層11 5のリセット電圧、リセットバルス、VGは負荷トラン ジスタのゲート電圧、VDは出力回路の電源電圧であ り、出力回路のグランドは素子が形成されているウェル

【0005】信号電荷は水平CCDより浮遊拡散層11 5に転送され、この結果生じる浮遊拡散層115の電位 変化がトランジスタ110、111からなる初段ソース フォロワーにより検出され、トランジスタ112、11 3からなる次段ソースフォロワーにより外部に出力され る。ついで、リセットバルス**ΦRがリセットトランジス** タ114のゲートに入力され、浮遊拡散層115はリセ ット電圧VRDにリセットされる。以上の動作が繰り返 され、信号が順次出力される。

20 【0006】図17は、図16の初段ソースフォロワー ドライバトランジスタ110のB-B'部分の断面構造 図を示す図で、n型基板27上に形成されたpウェル2 6上にポリシリコンゲート116が形成され、これと自 己整合的にドレインとなるn+拡散層24、ソースとな るn+拡散層23が形成される。

#### [0007]

【発明が解決しようとする課題】上記従来技術は、出力 回路154の電源電圧が高いので、回路を構成している トランジスタの耐圧上の観点から、チャネル長の短いト 30 ランジスタを用いることが出来ず、このため出力回路の 雑音が多く、消費電力も大きいという問題があった。す なわち、上記従来技術に用いられている垂直CCD15 2並びに水平CCD153は、図17のpウェル26に 構造的に結ばれた半導体基板の表面に半導体基板電位よ り低い電位の井戸を形成しこの井戸の中を順次信号電荷 を移送することをその動作原理としている。したがっ て、水平CCD153の電位の井戸から電荷を転送する ために出力回路の浮遊拡散層115のリセット電圧VR D、ならびに浮遊拡散層115を入力端子としている出 40 力回路の電源電圧VDは、13 v程度になる。出力回路 のグランド電位は基板(図17のpウェル26)と同電 位になっているから、電源投入時あるいは切断時におい ては、13vの高い電圧が出力回路を構成する各トラン ジスタのソースドレイン間ににかかる場合がある。さら に、素子の動作中においても、出力回路を構成する各ト ランジスタのソースドレイン間には7 v程度の高い電圧 がかかる。

【0008】一方、とのようなCCDの出力回路のドラ イバトランジスタのソースドレイン間の耐圧特性は図 1 れ初段ソースフォロワーを構成するドライバトランジス 50 8に示すようになっている。すなわち図18は、ゲート

電極のチャネル長を横軸とし、ソースドレイン間電圧を 縦軸としてソースドレイン間耐圧特性を図示したもので ある。図中、特性(1)は信頼度からきまる耐圧特性 で、この特性で意図している通常の信頼度を得るために は、各チャネル長に対して同特性曲線以下のソースドレ イン間電圧で動作させることが必要であることを示して いる。また特性(2)はソースドレイン間瞬時最大許容 耐圧特性で、ソースドレイン間に瞬時的にも同特性曲線 以上の電圧がかかるとトランジスタは破壊する恐れがあ ることを示している。さらに同図には、ドライバトラン 10 ジスタのソースドレイン間にかかる電圧として、上記し た動作時電圧7 V と電源投入時等瞬時的にかかる最大電 **圧13Vのレベルを示している。この図からわかるよう** に、特性(2)により耐圧不良にならないようにするた め、さらに特性(1)により長期信頼度劣化を防ぐた め、トランジスタのチャネル長は3ミクロン以上にせざ るを得ないものであった。

【0009】ところで図15および図16に戻り、上記 従来例の雑音は、主として出力回路154で発生する。 出力回路の雑音は、リセットトランジスタ114の熱雑 20 音により生じるリセット雑音、出力回路を構成するトラ ンジスタの1/f雑音、熱雑音からなる。との3成分の うちリセット雑音、 l / f 雑音は、相関二重サンプリン グ法により、熱雑音に比し無視できる値にまで低減でき る。また、熱雑音のうち次段ソースフォロワで発生する 成分は、初段ソースフォロワーで発生する成分に比べ無 視できる値に設計することが可能である。一方、筆者等 の知見によれば、初段ソースフォロワの熱雑音による信 号対雑音比はドライバトランジスタ110のゲート容量 が浮遊拡散層115に付随する寄生容量に等しいとき最 30 良となる。一方、この条件下で信号対雑音比はドライバ トランジスタ110のチャネル長にほぼ反比例する。す なわち、この観点ではチャネル長を短くする方がよい。 しかし、先に述べた耐圧上の理由により、短チャネル化 には下限が有り、したがって素子の信号対雑音比の上限

【0010】また、上記従来技術の消費電力は、水平C CD153と出力回路154で発生する。出力回路15 4では、素子外部の10pf程度の大容量を高速で駆動 する必要のある次段ソーフォロワーで主として生じる。 本回路のカットオフ周波数は、次段ソースフォロワード ライバトランジスタ112のチャネル長の1/2乗に反 比例し、チャネル幅並びに貫通電流の1/2乗に比例す る。また、消費電力は、電源電圧VDよりグランド電圧 0 vを引いた値と貫通電流に比例する。ところで、次段 ソースフォロワードライバトランジスタ112は、初段 ソースフォロワーの負荷となっており、所要の周波数特 性を得るためにゲート面積には上限が生じる。この結 果、耐圧から許容できる最小のチャネル長を用いると、 チャネル幅の上限が決まる。従って、所望の周波数特性 50 浮遊検出ノードに転送される直前に反転増幅回路の入力

を得るには、貫通電流を増加せざるを得ず、消費電力が

【0011】なお、上記従来技術ではCCD型固体撮像 素子の例を述べたが、以上の耐圧上の制約に基づく雑音 と消費電力に関する2つの問題は従来の低雑音低消費電 力を要する電荷転送索子の出力回路全般にわたる問題で あった。また、上記従来例では、ソースフォロワー回路 の例を述べたが、信号電荷による浮遊検出ノードの電圧 変化をMOSトランジスタにより検知出力するものであ れば、回路形態によらず同様な問題が起きていた。

【0012】さらに、5vの電源電圧を用いるアナログ 集積回路では、チャネル長を短くするとドレイン側の電 圧の影響がソース側に及ぶようになり、このためドレイ ンコンダクタンスが増加し、増幅器の利得が低下すると いう問題があった。

【0013】本発明の目的は、CCD型固体撮像素子、 さらに、広くは、電荷移送素子の出力回路の信号対雑音 比を向上することにある。本発明の他の目的は、CCD 型固体撮像素子、さらに、広くは、電荷移送素子の出力 回路の低消費電力化を図ることにある。本発明の更に他 の目的は、アナログ集積回路を構成する増幅器の利得を 向上することにある。またこれらの目的達成に好適なM OSトランジスタを提供することを目的とする。

[0014] 【課題を解決するための手段】上記目的を達成するため に、本発明においては、同一半導体基板上に、電荷移送 素子と、該電荷移送素子から信号電荷を順次転送される 浮遊検出ノードと、該浮遊検出ノードを各信号の転送周 期毎にリセットするリセット手段と、該浮遊検出ノード に接続された出力回路と、を設けた半導体装置におい て、上記出力回路が、上記浮遊検出ノードに入力の接続 されたソースフォロワ回路と、該ソースフォロワ回路の 出力に一端が接続された結合容量と、該結合容量の他端 に入力が接続された反転増幅回路と、該反転増幅回路の 入力に接続されたバイアス設定手段と、を備えるように 構成している。

【0015】また、上記バイアス設定手段は、例えば請 求項2に記載のように、反転増幅回路の入力と出力間に 接続されたスイッチング素子である。また、上記バイア ス設定手段は、例えば、信号電荷の転送周期毎に信号電 荷が浮遊検出ノードに転送される直前に上記反転増幅回 路の入力のバイアス電圧設定を行なうものである。上記 の構成は、例えば後記図10に示す実施の形態8に相当

【0016】上記の構成によれば、素子外部に出力され る信号電圧振幅の大きな電荷移送素子(CCD型固体撮 像素子) の出力回路を提供でき、結果として出力回路の 信号対雑音比を向上させることが出来る。また、請求項 3 に記載のように、信号電荷の転送周期毎に信号電荷が

のバイアス電圧設定を行なうように構成することによ り、従来素子外部で行っていた相関二重サンブリング法 のクランプ機能を素子内で行うことが出来る。

#### [0017]

#### 【発明の実施の形態】

(第1の実施の形態)本発明の第1の実施の形態を図1 から図3により説明する。本実施の形態は、MOSトラ ンジスタにおいて、そのゲート電極を第1のゲート電極 としてそのドレイン側に第2のゲート電極を設け、かつ 第1のゲート電極と第2のゲート電極を一部に絶縁層を 10 介して重なりを設けたMOSトランジスタ例と、これを CCD型固体撮像素子出力回路に用いた例である。図1 は第1の実施の形態のMOSトランジスタの断面構造 図、図2は第1の実施の形態の出力回路の回路構成図、 図3は図2のバッファトランジスタ1のゲート電圧の適 正動作範囲を示す図である。なお、図1は図2A-A' の部分の断面構造でもある。

【0018】図1のMOSトランジスタでは、n型基板 27上のpウェル26及びp+ウェル25上に第1のゲ ート電極である第1層ポリシリコンゲート電極22と、 これと一部に絶縁層を介して重なりをもって第2のゲー ト電極となる第2層ポリシリコンゲート電極21が形成 され、さらにドレインとなるn+拡散層24、ソースと なるn+拡散層23が設けられている。

【0019】第1層と第2層それぞれのポリシリコンゲ ート電極下のチャネルはソースとドレイン間で相互に接 してつながるように形成される。図中のLは第1層ポリ シリコンゲート電極側のチャネル長を示す。したがって これとドレイン拡散層との間が第2層ポリシリコンゲー ト電極側のチャネル長に相当する。そしてこれらのゲー 30 撮像素子の出力回路を提供できる。 ト電極下にそれぞれのMOSトランジスタが形成される ことになる。ソースドレイン間電圧はこの両チャネル長 の領域が分担することとなる。したがってソースドレイ ン間間隔を所望の値にすることによりドレイン電界を容 易に弱めることができる。

【0020】図2において、図15と同様に、出力回路 は2段のソースフォロワーで構成され、2、3はそれぞ れ初段ソースフォロワーを構成するドライバトランジス タ、負荷トランジスタ、4、5はそれぞれ次段ソースフ ォロワーを構成するドライバトランジスタ、負荷トラン 40 ジスタ、6は水平CCD153から信号電荷の送られて くる浮遊拡散層115を水平CCDの転送周期ごとにリ セットするためのリセットトランジスタである。また、 VRD、ΦR、VG、VDは図15と同様である。1は 初段ソースフォロワードライバトランジスタ2のドレイ ン側電界を弱めるためのバッファトランジスタ、VTG はバッファトランジスタ1の直流ゲート電圧である。 又、図中の太線は、トランジスタがディブレッション型 であることを示す。本回路の動作は、図15と同様であ

スタのゲート電極は図1の第1層ポリシリコンゲート電 極22であり、図2のバッファトランジスタのゲート電 極は図1の第2層ボリシリコンゲート電極21である。 【0021】図3はバッファトランジスタ1の直流ゲー ト電圧VTGの適正動作範囲を示す図である。図中、V thTG、VthDはそれぞれバッファトランジスタ1と初 段ソースフォロワードライバトランジスタ2のしきい値 電圧、 $\beta$ 、L、 $\mathbb{W}$ はそれぞれバッファトランジスタ1の ドレインコンダクタンス定数、チャネル長、チャネル 幅、「は初段ソースフォロワーの貫通電流である。初段 ソースフォロワードライバトランジスタ2が飽和動作し 初段ソースフォロワードライバトランジスタ2の相互コ ンダクタンスの劣化が生じないように、初段ソースフォ ロワードライバトランジスタ2のゲート電圧となるリセ ット電圧に対し、バッフアトランジスタ1の直流ゲート 電圧VTGは、図中Aの直線より高い電圧とする。ま た、バッファトランジスタ1が飽和動作しドレイン電界 の強い緩和効果が得られるように、電源電圧VDに対し バッフアトランジスタ1の直流ゲート電圧VTGは、図 中Bの直線より低い電圧とする。

【0022】本実施の形態によれば、初段ソースフォロ ワードライバトランジスタ2のドレイン電界を緩和し、 したがってトランジスタの耐圧を向上することが出来 る。そこで初段ソースフォロワードライバトランジスタ 2を短チヤネル化することができるようになり、これに より、高い信号対雑音比をもつCCD型固体撮像素子を 実現できる。かつ、ドレイン電界の緩和により、初段ソ ースフォロワードライバトランジスタのドレインコンダ クタンスも低減出来、高い電圧利得をもつCCD型固体

【0023】なお、本実施の形態では、バッファトラン ジスタ1と初段ソースフォロワードライバトランジスタ 2が、ともにnチャンネルトランジスタの場合を述べた が、pチヤネルの場合も同様である。さらに、本実施の 形態では、バッファトランジスタ1と初段ソースフォロ ワードライバトランジスタ2が、ともにエンハンスメン ト型の場合を述べたが、ともにディブレッション型で も、いずれか一方がディプレッション型でも同様であ

【0024】また、本実施の形態では、n型基板27上 のpウェル26及びp+ウェル25上に初段ソースフォ ロワードライバトランジスタ2のバッファトランジスタ 1と初段ソースフォロワードライバトランジスタ2が形 成された場合を述べたが、本発明は基板構造によらずに 実施できるのはいうまでもない。なお、本実施の形態で は、ソースフォロワーの場合を述べたが、インバータ等 他の回路構成でも、本発明は、同様な効果がある。さら に、本実施の形態は、CCD型固体撮像素子の出力回路 だけでなく、電荷移送素子の出力回路の低雑音化、高電 る。また図2の初段ソースフォロワードライバトランジ 50 圧利得化にも効果がある。また、第1のゲート電極と第 1のゲート電極と空乏層によりチャネルの接続された第 2のゲート電極を有するMOSトランジスタを用いることにより、アナログ集積回路の高利得化ができる。

【0025】(第2の実施の形態)図4は、MOSトラ ンジスタの他の実施の形態の断面構造図を示す。 図4で は第1のゲート電極と第2のゲート電極間にゲート電極 長に比べて微小な空隙を設け、両電極下のチャネルをソ ースドレイン間でそれぞれつながるように形成させたも のである。空隙が非常に微小であればこのようなチャネ ル形成も可能である。これによりドレイン電界を弱める 10 ようにしたことは図1のものと同様である。なお、図中 のしは第1層ポリシリコンゲート電極側のチャネル長を 示す。との実施の形態を半導体装置例として図2の初段 ソースフォロワーに用いた場合、図4の断面図は図2の A-A' に対応する部分の断面構造図を示すものでもあ る。その場合に、図4と図2中、22から27までは図 2と同様で、28は、初段ソースフォロワードライバト ランジスタ2のゲート電極となる第1層ポリシリコン2 2と微小な空隙を介し設けられたバッファトランジスタ 1のゲート電極となる第1層ポリシリコンゲート電極で ある。2つのポリシリコン電極間には、拡散層は、形成 されていない。

[0026] 本実施の形態によれば、第1の実施の形態のようにポリシリコン層を重ねることなく、1層のポリシリコン層を形成するだけで、第1の実施の形態と同様の効果を得ることができ、製作工程を簡略化できる。

【0027】(第3の実施の形態)図5に示す実施の形態は、第1の実施の形態において、第2のゲート電極をドレイン点に接続したCCD型固体撮像素子の出力回路である。図中1から6、153、115、VRD、ΦR、VG、VDは、図2と同様である。パッファトランジスタ1のゲート端子は、電源電圧VDに接続されている。この結果、ピン数を低減出来る。なお、図3で述べた直線Bの条件を満たすため、パッファトランジスタ1のしきい値電圧は、正としている。

【0028】(第4の実施の形態)図6は信号電荷により電圧が変化する浮遊検出ノードにゲート電極が接続されたMOSトランジスタのドレイン側に第2のゲート電極を設け、第2のゲート電極を浮遊検出ノードの信号電荷による電圧変化と同極性の電圧変動の生じる出力回路40内の出力点に接続したCCD型固体撮像素子の出力回路構成図である。図中の符号は、図2と同様である。本実施の形態では、信号電荷による浮遊拡散層115の電位変化はトランジスタ2、3からなる初段ソースフォロワーにより検出され、トランジスタ4、5からなる次段ソースフォロワーにより素子外部に出力されるとともにバッファトランジスタ1のゲートに伝えられる。初段ソースフォロワードライバトランジスタ2のドレイン電圧となるバッファトランシスタ1のゲート下電位変化と、ソース電圧となる初段ソースフォロワーの出力Cの電位変50

化は、同極性となり、信号電荷によるソースドレイン間電圧の増加を防ぐことが出来る。以上の結果、信号電荷によるドレイン側電界の増加を低減出来、初段ソースフォロワードライバトランジスタ2のチャネル長を短くしても、長期信頼度劣化は起こることがなく、出力回路を低雑音化することが出来る。さらに、初段ソースフォロワードライバトランジスタ2のソースドレイン間の電圧をほぼ一定に保てるため、回路上のドレインコンダクタンスを低減し、高い利得を持つCCD型固体撮像素子の出力回路を得ることが出来る。

【0029】なお、本実施の形態では、第1の実施の形態と同様に、第2のゲート電極が信号電荷により電圧が変化する浮遊検出ノードに接続された第1のゲート電極と一部に重なりを有する場合を述べたが、両ゲートが重なりを有さず両ゲート間に拡散層のある場合にも、同様の効果がある。

【0030】さらに、本実施の形態においても、図3で述べた直線Aの条件を満たす必要がある。このために、バッファトランジスタ1のゲートへの入力電圧となる次20 段ソースフォロワーの出力電圧VOUTを上げるために、次段ソースフォロワードライバトランジスタ4は、ディブレッショントランジスタで構成している。なお、このような動作点設定は、バッファトランジスタ1をディブレッション型、初段ソースフォロワードライバトランジスタ2エンハンスメント型とし、VthTG-VthDを負の大きな値とすることによっても実現できる。また、本発明は、CCD型固体撮像素子の出力回路だけでなく、電荷移送素子の出力回路の低雑音化、高電圧利得化及びアナログ集積回路の高利得化にも適用できる。

【0031】(第5の実施の形態)第4の実施の形態においては、次段ソースフォロワーの出力電圧VOUTは高い電圧となり、次段ソースフォロワー負荷5のソースドレイン間に高い電圧がかかり、その耐圧が問題となるととがある。図7は、バッファトランジスタ1の駆動段となる次段ソースフォロワードライバトランジスタ4と負荷トランジスタ5の間にゲートとドレインの接続された次段高耐圧化トランジスタ61を設け、負荷トランジスタ5のソースドレイン間電圧を低減したCCD型固体操像素子の出力回路構成図である。負荷トランジスタ5のドレインDの電圧は、VOUTより高耐圧化トランジスタ61のゲートソース間電圧だけ低い電圧となる。この結果、負荷5の耐圧が問題とならなくなる。

【0032】又、第4の実施の形態では、次段ソースフォロワーのドライバトランジスタの基板効果により、C点とVOUTの電圧変化が等しくならず、初段ソースフォロワードライバトランジスタ2のソースドレイン間の電圧は完全には一定にはならない。本実施の形態では、次段ソースフォロワードライバトランジスタ4と次段高耐圧化トランジスタ61を次段高耐圧化トランジスタ61のソースDに接続したPウェル内にいれ、次段ソース

40

フォロワードライバトランジスタの基板効果を低減して いる。この結果、C点とVOUTの電圧変化がほぼ等し くなり、さらに、耐圧向上とドレインコンダクタンス低 減をはかれる。

【0033】なお、ドライバトランジスタと負荷トラン ジスタの間にゲートとドレインの接続された高耐圧化ト ランジスタを設け、各トランジスタのソースドレイン間 電圧を低減するという本発明は、本実施の形態で述べた CCD型固体撮像素子の出力回路だけでなく、電荷移送 素子の出力回路のアナログ集積回路の高耐圧化にも適用 10 できる。

【0034】 (第6の実施の形態) 図8は、素子外部を 駆動するためのMOSトランジスタのドレイン側にゲー ト電極と空乏層によりチャネルの接続された第2のゲー ト電極を設けたCCD型固体撮像素子の出力回路構成図 である。出力回路は200万画素程度のハイビジョン用 素子で通例用いられている3段のソースフォロワーで構 成され、1から6、153、115、VRD、ΦR、V G、VDは図2と同様で、71、72、73は、それぞ れ終段ソースフォロワーを構成するバッファトランジス 20 タ、ドライバトランジスタ、負荷トランジスタである。 本実施の形態では、トランジスタ4、5からなる次段ソ ースフォロワーは初段ソースフォロワーの低い電圧レベ ルを終段ソースフォロワーの動作に適切な電圧レベルま で上げるレベルシフトの役割をするとともに、大きな入 力容量をもつ終段ソースフォロワーを駆動するためのバ ッファとなっている。上記レベルシフトのため、次段ソ ースフォロワードライバトランジスタ4は、ディフプレ ッション型トランジスタとしている。

【0035】本実施の形態によれば、素子外部を駆動す るための終段ドライバトランジスタ72のドレイン側に 設けたゲート電極と空乏層によりチャネルの接続された 第2のゲート電極を有するバッファトランジスタ71に よりドレイン電界が弱まり、終段ドライバトランジスタ 72の短チャネル化が可能となり、低消費電力CCD型 固体撮像素子の出力回路を実現できる。

【0036】(第7の実施の形態)第6の実施の形態で 述べた3段のソースフォロワー構成においては、次段ソ ースフォロワーで不要な消費電力が発生する。図9は、 次段ソースフォロワードライバトランジスタ4と負荷ト ランジスタ5の間にゲートとドレインの接続された次段 ソースフォロワー出力トランジスタ81を設け、次段ソ ースフォロワー出力トランジスタ81のソースを出力端 子とすることにより、この問題を解決したCCD型固体 撮像素子の出力回路構成図である。図中1から6、15 3、115、VRD、ΦR、VG、VDは図2と同様 で、81は素子外部を駆動する次段ソースフォロワー出 カトランジスタである。第4の実施の形態と同様に次段 ソースフォロワードライバトランジスタ4のソースをバ ッファトランジスタ1のゲートに接続している。また、

第5の実施の形態と同様に次段ソースフォロワードライ パトランジスタ4と次段ソースフォロワー出力トランジ スタ81をVOUTに接続したPウェル内に形成してい

10

【0037】トランジスタ1から3よりなる初段ソース フォロワーは、まず、ゲート容量の小さい次段ソースフ ォロワードライバトランジスタ4を駆動し、ついで、次 段ソースフォロワー出力トランジスタ81が素子外部の 負荷を駆動する。との結果、次段ソースフォロワーは、 小さな入力容量と素子外部を駆動するための低いインビ ーダンスを兼ね備えることが出来、ソースフォロワーを 2段構成とし、低消費電力CCD型固体撮像素子の出力 回路を実現出来る。なお、次段ソースフォロワー出力ト ランジスタ81は、第4の実施の形態における次段高耐 圧化トランジスタ61と同様の効果も持つ。

【0038】(第8の実施の形態)第6の実施の形態で 述べた3段のソースフォロワー構成においては、各ソー スフォロワーの電圧利得が1以上となりえないため、素 子出力端の信号電圧振幅が小さく、素子外部の信号処理 に不都合を生じる場合がある。図10は、次段をインバ ータとすることにより、素子出力端の信号電圧振幅を大 きくしたCCD型固体撮像素子の出力回路構成図であ る。図中1から3、6、153、115、VRD、Φ R、VG、VDは図2と同様で、91、92はそれぞれ 次段インバータを構成するドライバトランジスタ、負荷 トランジスタ、93、94、95はそれぞれ終段ソース フォロワーを構成するドライバトランジスタ、出力トラ ンジスタ、負荷トランジスタ、96は次段インバータを セルフバイアスするためのオートバイアストランジス タ、97は初段ソースフォロワーの信号出力を次段イン バータに伝えるための結合容量である。また、終段ソー スフォロワードライバトランジスタ93と終段ソースフ \*ロワー出力トランジスタ94をVOUTに接続したP ウェル内に形成し基板効果を低減している。

【0039】水平CCD153による水平1行の走査が 始まる前(水平ブランキング期間)にバイアスパルスΦ Bが高い電圧となりオートバイアストランジスタ96が 導通し、次段インバータが高利得領域にセルフバイアス される。ついで、走査が始まると、初段ソースフォロワ ーの信号出力は結合容量97を介し次段インバータに伝 えられ、電圧振幅が増幅されたのち、終段ソースフォロ ワードライバトランジスタ93でレベルシフトされ、終 段ソースフォロワー出力トランジスタ94により、素子 外部に出力される。本実施の形態に依れば、素子外部に 出力される信号電圧振幅の大きなCCD型固体撮像素子 の出力回路を提供できる。

【0040】なお、バイアスパルスΦBは、水平CCD の 1 転送周期ごとリセットパルス ΦR が入力されたの ち、水平CCD153から浮遊拡散層115に信号電荷 50 が転送される直前に高い電圧としても良い。との動作に より、従来素子外部で行っていた相関二重サンプリング 法のクランプ機能を素子内で行うことが出来る。

【0041】(第9の実施の形態)図11は、出力回路 のグランド電位を電荷移送索子の形成されている基板電 位より低くしたCCD型固体撮像素子の出力回路構成図 である。図中、1から6、153、115、VRD、Φ R、VG、VD、VTGは図2と同様である。出力回路 のグランド電圧VSは、水平CCD153の形成されて いるPウェル電圧Ovより高い電位に設定されている。 との結果、電源投入、切断時あるいは動作時の初段ソー スフォロワードライバトランジスタ1への印加電圧が低 くなり、ドレイン側電界が弱まり、チャネル長を短くし ても、ソースドレイン間の耐圧不良並びにトランジスタ の長期信頼度劣化は起とることがなく、出力回路を低雑 音化することが出来る。

【0042】 (第10の実施の形態) 本実施の形態は、 信号電荷により電圧が変化する浮遊検出ノードにゲート 電極が接続されたMOSトランジスタの少なくともドレ イン側の拡散層をゲート電極より一定の距離をおいて形 成し、拡散層とゲート電極間に拡散層と同一極性でより 20 こることがなく、出力回路を低雑音化することが出来 低濃度の不純物層を設けたCCD型固体撮像素子の出力 回路の例である。図12は図16のB-B' に対応する 部分の断面構造図を示す図、図13は図12の構造を作 るためのプロセスを示す図である。図12において、2 3、25から27、116は図1と同様であり、101 はポリシリコンゲート116から一定の距離をおいて形 成されたオフセットドレイン拡散層、102は拡散層1 01とポリシリコンゲート116の間に設けられた拡散 層と同一極性でより低濃度の不純物層である。例えば1 01の拡散層の濃度は10°°/cm³、深さは0.2μm 30 程度、不純物はAsであり、102の拡散層の濃度は5 ×10<sup>1</sup>/cm³、深さは0.15 μm程 度、不純物はPである。

【0043】図12の構造は、MOSメモリ等で広く用 いられているMOSトランジスタの髙耐圧構造である が、従来のCCD型固体撮像素子では、用いられていな かった。その一つの理由は、ポリシリコンゲート116 からオフセットドレイン拡散層を一定の距離をおいて形 成するため、従来は素子上に一様にSIO、膜を形成し 側壁に残るSIO₂膜を用いていたことにある。すなわ ち、ドライエッチングに伴うホトダイオード151表面 のダメージによる暗電流や微少欠陥の増大により画質低 下が生じ、CCD型固体撮像素子では出力回路154に 上記構造を取るにいたっていなかった。本実施の形態に おいては、ホトマスクにより、ポリシリコンゲート11 6からオフセットドレイン拡散層101を一定の距離を おいて形成するととにより、以上の問題を解消し、CC D型固体撮像素子の出力回路154で上記構造を実現し たものである。以下、図13により作成プロセスを説明 する。

【0044】ポリシリコンゲート116が形成されたの ち、トランジスタのドレイン側に、ホトレジスト膜10 3とポリシリコンゲート116をマスクとして、リンが イオン注入され、低濃度不純物層102が形成される。 (図13(a))ついで、トランジスタのドレイン側で はポリシリコンゲート116とXだけの距離の間に形成 されたホトレジスト膜92およびソース側に図のような 位置に形成されたホトレジスト104をマスクとしてA sがイオン注入され、オフセットドレイン拡散層 101 とソース拡散層23が形成される。(図13(b))以 上のようにして、何ら、ドライエッチをすることなく、 上記構造を実現できる。

【0045】本実施の形態によれば、CCD型固体撮像 素子の出力回路の信号電荷により電圧が変化する浮遊検 出ノードにゲート電極が接続されたMOSトランジスタ のドレイン側の電界を弱めることが出来、上記MOSト ランジスタのチャネル長を短くしても、ソースドレイン 間の耐圧不良並びにトランジスタの長期信頼度劣化は起

【0046】なお、本実施の形態の作成法においては、 マスク合わせに対する余裕を取るため距離Xを大きくせ ざるをえない。この結果、低濃度不純物層の大きな抵抗 が電流経路に生じるが、本実施の形態では、オフセット 構造をドレイン側だけに設けることにより、相互コンダ クタンスの劣化等の悪影響を避けることが出来る。

【0047】また、本構造は、従来の作成法において、 ドライエッチを出力回路部においてのみ行うことによっ ても実現できる。さらに、本実施の形態では、nチャン ネルトランジスタの場合を述べたが、pチヤネルの場合 も同様である。さらに、本実施の形態では、エンハンス メント型の場合を述べたが、ディブレッション型でも同 様である。また、ディブレッション型の場合には、ポリ シリコンゲート116下のn-層をオフセットドレイン 拡散層101と接続するように設けることにより、低濃 度不純物層102を設けなくとも良い。また、本実施の 形態では、n型基板27上のpウェル26及びp+ウェ ル25上にトランジスタが形成された場合を述べたが、 ドライエッチングした後にボリシリコンゲート116の 40 本発明は、基板構造によらずに実施できるのはいうまで もない。

> 【0048】 (第11の実施の形態) 図14は、信号電 荷により電圧が変化する浮遊検出ノードにゲート電極が 接続されたMOSトランジスタの少なくともドレイン側 の拡散層のまわりに拡散層と同一極性でこれより低濃度 の不純物層を設けたCCD型固体撮像素子の出力回路の 図16のB-B.に対応する部分の断面構造図である。 図中23から27、116は図1と同様であり、105 はドレイン拡散層24のまわりに設けた拡散層24と同 50 一極性でより低濃度の2重ドレイン層である。ここで例

えば24の拡散層の濃度は $10^{10}$ /cm³、深さは0.2  $\sim 0.3 \, \mu$ m、不純物はAs であり、105 の拡散層の 濃度は $5\times 10^{17}\sim 5\times 10^{10}$ /cm³、深さは $0.3\sim 0.5 \, \mu$ m、不純物はPである。

13

【0049】本実施の形態によれば、CCD型固体撮像素子の出力回路の信号電荷により電圧が変化する浮遊検出ノードにゲート電極が接続されたMOSトランジスタのドレイン側の電界を弱めることが出来、上記MOSトランジスタのチャネル長を短くしても、ソースドレイン間の耐圧不良並びにトランジスタの長期信頼度劣化は起 10 こることがなく、出力回路を低雑音化することが出来る。

### [0050]

【発明の効果】本発明により、素子外部に出力される信号電圧振幅の大きな電荷移送素子(CCD型固体撮像素子)の出力回路を提供でき、結果として信号対雑音比を向上させるととが出来るという効果が得られる。また、信号電荷の転送周期毎に信号電荷が浮遊検出ノードに転送される直前に反転増幅回路の入力のバイアス電圧設定を行なうように構成することにより、従来素子外部で行っていた相関二重サンプリング法のクランプ機能を素子内で行うことが出来る。

[0051]また、CCD型固体撮像素子、広くは、電荷移送素子の出力回路の信号電荷により電圧が変化する浮遊検出ノードにゲート電極が接続されたMOSトランジスタのドレイン側電界を弱め、ソースドレイン間の耐圧不良並びにトランジスタの長期信頼度劣化を起とすことなく、上記MOSトランジスタのチャネル長を従来の3ミクロン以上から1ミクロン以下に短くでき、出力回路の雑音を1/3以下にすることが出来る。

【0052】また、素子外部を駆動するためのMOSトランジスタのドレイン側電界を弱め、ソースドレイン間の耐圧不良並びにトランジスタの長期信頼度劣化は起こすことなく、上記MOSトランジスタのチャネル長を従来の3ミクロン以上から1ミクロン以下に短くでき、出力回路の消費電力を1/3以下にすることが出来る。

【0053】さらに、アナログ集積回路において、回路を構成するトランジスタのドレインコンダクタンスを小さくすることが出来、高い利得を持つ増幅器を実現出来る。またこのような回路の半導体装置の低雑音化、低消 40 費電力化、あるいは高利得化に好適なトランジスタを実現できる。

## 【図面の簡単な説明】

【図1】本発明におけるMOSトランジスタの第1の実施の形態の断面構造図。

【図2】本発明の半導体装置の第1の実施の形態の回路 構成図。

【図3】図2の回路の最適動作範囲を示す特性図。

【図4】本発明におけるMOSトランジスタの第2の実 50

施の形態の断面構造図。

【図5】本発明の半導体装置の第3の実施の形態の回路 構成図。

【図6】本発明の半導体装置の第4の実施の形態の回路 構成図。

[図7]本発明の半導体装置の第5の実施の形態の回路 構成図。

【図8】本発明の半導体装置の第6の実施の形態の回路 構成図。

0 【図9】本発明の半導体装置の第7の実施の形態の回路 構成図。

【図10】本発明の半導体装置の第8の実施の形態の回路構成図。

【図11】本発明の半導体装置の第9の実施の形態の回路構成図。

【図12】本発明の半導体装置の第10の実施の形態の 構造断面図。

【図13】図12に示した構造の形成プロセスを示す 図\_

20 【図14】本発明の半導体装置の第11の実施の形態の 構造断面図。

【図15】従来例の素子構成を示すブロック図。

【図16】図15における出力回路の回路構成図。

【図17】従来における図16のB-B'の部分の断面 構造図。

【図18】CCD出力回路のドライバトランジスタのチャネル長に対するソースドレイン間耐圧特性を説明するための特性図。

### 【符号の説明】

30 1…初段ソースフォロワーバッファトランジスタ

2…初段ソースフォロワードライバトランジスタ

3…初段ソースフォロワー負荷トランジスタ

4…次段ソースフォロワードライバトランジスタ

5…次段ソースフォロワー負荷トランジスタ

6…リセットトランジスタ

21…第2層ポリシリコンゲート電極

22、28…第1層ポリシリコンゲート電極 25…p+

23、24…n+拡散層

ウェル

40 26…pウェル

27…n型

## 基板

VD…出力回路電源電圧

VS…出力

## 回路グランド電圧

VOUT…出力電圧

61…次段高耐圧化トランジスタ

71…終段ソースフォロワーバッファトランジスタ

81…次段ソースフォロワー出力トランジスタ


91…次段インバータ負荷トランジスタ

92…次段インバータドライバトランジスタ


) 94…終段ソースフォロワー出力トランジスタ

71 — 終發ナスフィロワーパップトプンジスタ 72 — 終發ナースフィロワードブルバトプンジスタ 73 — 終終ナースフィロワー負荷トランジスタ 81ースタンスプロフ・エストランジスタ

61--- 次段系町丘化トランラスタ



[図18]



フロントページの続き

(51)Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 4 N 5/335 (72)発明者 小野 秀行

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 田中 治彦

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 徳升 一也

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 THIS PAGE BLANK (USPTO)